Temă ED


Tema constă în doua probleme. Folosind tabelul de mai jos, prima problemă o găsiți la pagina corespunzătoare primei litere din numele vostru de familie. A doua problemă o găsiți la pagina corespunzătoare primei litere din primul vostru prenume.


Folosiți problemele în pregătirea pentru testului și a examenului. Vă recomand să vă gândiți la ele individual și apoi să le discutați în grup. Redactarea soluției trebuie să fie individuală.

Data limită este **Joi, 24 Mai ora 10AM**. Veți primi 60% din punctaj pentru predarea în ziua examenului, înainte de examen. Puteti preda tema în format fizic sau scanată pe moodle.

Literă	Pagină P1	Pagină P2
A - C	2	3
D - E	4	5
F - G	6	7
H - J	8	9
K - M	10	11
N - O	12	13
P - R	14	15
S - U	16	17
V - Z	18	19

1. Desenați forma semnalului în punctele marcate și determinați duratele de timp relevante pentru circuitul de mai jos. Porțile logice sunt de tip CMOS cu $t_d = 10ns$.





2. Simulați funcționarea circuitului de mai jos. Alegeți intrările A și B și starea inițială a bistabilelor pentru a explora cât mai multe stări posibile ale circuitului. Determinați perioada minimă a semnalului de CLK pentru o funcționare corectă a circuitului. Verificați celelalte constrângeri pentru funcționarea corectă. Se dau $t_{d2} = 10ns$, $t_{d4} = 5ns$, $t_{d7,8} = 3ns$, $t_{s1,3,5,6} = 5ns$, $t_{h1,3,5,6} = 4ns$, $t_{cq1,3,5,6} = 30ns$.







Figura 1: d3.Qn



1. Desenați forma semnalului în punctele marcate și determinați duratele de timp relevante pentru circuitul de mai jos. Porțile logice sunt de tip CMOS cu $t_d = 10ns$.





2. Simulați funcționarea circuitului de mai jos. Alegeți intrările A și B și starea inițială a bistabilelor pentru a explora cât mai multe stări posibile ale circuitului. Determinați perioada minimă a semnalului de CLK pentru o funcționare corectă a circuitului. Verificați celelalte constrângeri pentru funcționarea corectă. Se dau $t_{d2} = 7ns$, $t_{d4} = 5ns$, $t_{d7,8} = 5ns$, $t_{s1,3,5,6} = 5ns$, $t_{h1,3,5,6} = 4ns$, $t_{cq1,3,5,6} = 30ns$.







Figura 2: d3.Q



1. Desenați forma semnalului în punctele marcate și determinați duratele de timp relevante pentru circuitul de mai jos. Porțile logice sunt de tip CMOS cu $t_d = 10ns$.





2. Simulați funcționarea circuitului de mai jos. Alegeți intrările A și B și starea inițială a bistabilelor pentru a explora cât mai multe stări posibile ale circuitului. Determinați perioada minimă a semnalului de CLK pentru o funcționare corectă a circuitului. Verificați celelalte constrângeri pentru funcționarea corectă. Se dau $t_{d2} = 12ns$, $t_{d4} = 6ns$, $t_{d7,8} = 3ns$, $t_{s1,3,5,6} = 5ns$, $t_{h1,3,5,6} = 4ns$, $t_{cq1,3,5,6} = 30ns$.







Figura 3: d3.Qn



1. Desenați forma semnalului în punctele marcate și determinați duratele de timp relevante pentru circuitul de mai jos. Porțile logice sunt de tip CMOS cu $t_d = 10ns$.





2. Simulați funcționarea circuitului de mai jos. Alegeți intrările A și B și starea inițială a bistabilelor pentru a explora cât mai multe stări posibile ale circuitului. Determinați perioada minimă a semnalului de CLK pentru o funcționare corectă a circuitului. Verificați celelalte constrângeri pentru funcționarea corectă. Se dau $t_{d2} = 13ns$, $t_{d4} = 5ns$, $t_{d7,8} = 2ns$, $t_{s1,3,5,6} = 5ns$, $t_{h1,3,5,6} = 4ns$, $t_{cq1,3,5,6} = 30ns$.







Figura 4: d3.Q



1. Desenați forma semnalului în punctele marcate și determinați duratele de timp relevante pentru circuitul de mai jos. Porțile logice sunt de tip CMOS cu $t_d = 10ns$.





2. Simulați funcționarea circuitului de mai jos. Alegeți intrările A și B și starea inițială a bistabilelor pentru a explora cât mai multe stări posibile ale circuitului. Determinați perioada minimă a semnalului de CLK pentru o funcționare corectă a circuitului. Verificați celelalte constrângeri pentru funcționarea corectă. Se dau $t_{d2} = 10ns$, $t_{d4} = 5ns$, $t_{d7,8} = 3ns$, $t_{s1,3,5,6} = 5ns$, $t_{h1,3,5,6} = 4ns$, $t_{cq1,3,5,6} = 30ns$.







Figura 5: d3.Qn



1. Desenați forma semnalului în punctele marcate și determinați duratele de timp relevante pentru circuitul de mai jos. Porțile logice sunt de tip CMOS cu $t_d = 10ns$.





2. Simulați funcționarea circuitului de mai jos. Alegeți intrările A și B și starea inițială a bistabilelor pentru a explora cât mai multe stări posibile ale circuitului. Determinați perioada minimă a semnalului de CLK pentru o funcționare corectă a circuitului. Verificați celelalte constrângeri pentru funcționarea corectă. Se dau $t_{d2} = 7ns$, $t_{d4} = 5ns$, $t_{d7,8} = 5ns$, $t_{s1,3,5,6} = 5ns$, $t_{h1,3,5,6} = 4ns$, $t_{cq1,3,5,6} = 30ns$.







Figura 6: d3.Q



1. Desenați forma semnalului în punctele marcate și determinați duratele de timp relevante pentru circuitul de mai jos. Porțile logice sunt de tip CMOS cu $t_d = 10ns$.





2. Simulați funcționarea circuitului de mai jos. Alegeți intrările A și B și starea inițială a bistabilelor pentru a explora cât mai multe stări posibile ale circuitului. Determinați perioada minimă a semnalului de CLK pentru o funcționare corectă a circuitului. Verificați celelalte constrângeri pentru funcționarea corectă. Se dau $t_{d2} = 12ns$, $t_{d4} = 6ns$, $t_{d7,8} = 3ns$, $t_{s1,3,5,6} = 5ns$, $t_{h1,3,5,6} = 4ns$, $t_{cq1,3,5,6} = 30ns$.







Figura 7: d3.Qn



1. Desenați forma semnalului în punctele marcate și determinați duratele de timp relevante pentru circuitul de mai jos. Porțile logice sunt de tip CMOS cu $t_d = 10ns$.





2. Simulați funcționarea circuitului de mai jos. Alegeți intrările A și B și starea inițială a bistabilelor pentru a explora cât mai multe stări posibile ale circuitului. Determinați perioada minimă a semnalului de CLK pentru o funcționare corectă a circuitului. Verificați celelalte constrângeri pentru funcționarea corectă. Se dau $t_{d2} = 13ns$, $t_{d4} = 5ns$, $t_{d7,8} = 2ns$, $t_{s1,3,5,6} = 5ns$, $t_{h1,3,5,6} = 4ns$, $t_{cq1,3,5,6} = 30ns$.







Figura 8: d3.Q



1. Desenați forma semnalului în punctele marcate și determinați duratele de timp relevante pentru circuitul de mai jos. Porțile logice sunt de tip CMOS cu $t_d = 10ns$.





2. Simulați funcționarea circuitului de mai jos. Alegeți intrările A și B și starea inițială a bistabilelor pentru a explora cât mai multe stări posibile ale circuitului. Determinați perioada minimă a semnalului de CLK pentru o funcționare corectă a circuitului. Verificați celelalte constrângeri pentru funcționarea corectă. Se dau $t_{d2} = 10ns$, $t_{d4} = 5ns$, $t_{d7,8} = 3ns$, $t_{s1,3,5,6} = 5ns$, $t_{h1,3,5,6} = 4ns$, $t_{cq1,3,5,6} = 30ns$.




Figura 9: d3.Qn

